#### (19)日本国特許庁 (JP)

# (12) 特 許 公 報 (B 2)

(11)特許出願公告番号

特公平8-28520

(24) (44)公告日 平成8年(1996) 3月21日

(51) Int.CL*		徽別記号	庁内整理番号	FI			i ;	٠.	技術表示箇所
	21/336	0.74						1 .	1
	27/12	R							_
	,		9056-4M	H01L	29/ 78		618	F	
			9056-4M		20, 10		627		
					請求其			_	最終頁に続く
(21)出職番号		特膜平3-50793	. X 1 47 1	(71) 出職人	000153	878	7		
					株式会	社半導体.	エネル・	¥-0	究所
(22)出顧日		平成3年(1991)2)	122日		神奈川	県厚木市!	吴谷398	播地	2 - 14
				(72)発明者				1	- 5.4 6
(65)公開番号		特開平4-267563			神奈川	果厚木市县	美谷398	潘地	株式会社半
(43)公開日		平成4年(1992)9/	24日	1		ネルギーを	究所	4	
				(72)発明者					
* + * IVI				100					株式会社半
					導体工	ネルギーを	FPCFF P	4	
	9 Y								
				審査官	河本 3	充織			
				(56)参考文献	特  特	昭60-2	45172	(JP	, A)
					特開	昭60-10			
					特開	昭62-25	54458	( J P	, A)
				1					
				l					

### (54) 【発明の名称】 薄膜半導体装置およびその製法

### 【特許請求の範囲】

【翻求項 1】 絶験ゲイト型電影効果素子で、テャネル形 仮御域は非単結晶半導体とに形成された多結晶半導体で あり、ソースもしくはドレイン領域の少なくも一方は、 その底面が前記ティネル領域の底面より下に位置し、多 結晶半導体から形成されていることを特徴とする半導体 装置。

【請求項2】請求項1において、チャネル形成領域の下 部の非単結品半導体は、非結晶半導体であることを特徴 とする半導体装置。

【請求項3】請求項1において該半導体装置は単結晶半 導体基板上に形成されたことを特徴とする。

【請求項4】非単結晶半導体層を形成する工程と、該非 単結晶半導体層の表面を単結晶もしくは多結晶化する工 程と、ゲイト絶縁膜となるべき絶縁膜を形成する工程 と、該絶縁膜上に半導体被膜を選択的に形成してゲイト 電極とする工程と、該ゲイト電極とマスクとして、該ゲ イト電極および該非単結晶半導体層のゲイト電極の下部 を除いた部分を単結晶もしくは多結晶化する工程とを有 する半導体装優の作製方法。

【請求項5】請求項4において、非単結晶半導体層の単 結晶もしくは多結晶化はレーザーもしくはそれと同等な 競光の照射によってなされることを特徴とする半導体装 優の作製方法。

10 【請決蛋6】非単結晶半導体層を形成する工程と、該非単結晶半導体層の表面を第1のレーザー光もしくは同等な強性の限射によって単結晶もしくは多結晶化する工程と、ゲイト純練膜となるべき絶縁膜を形成する工程と、該絶縁膜上に半導体破膜を選択的に形成してゲイト電極とする工程と、該ゲイト電機をマスクとして、第1のレージャンを表現した。

ーザー光もしくは同等な強光よりも変長の長い第2のレーザー光もしくは同等な強光を照射することによって該 が一光もしくは同等な強光を照射することによって該 がイト電極および銃非単結晶半導体層のゲイト電極の下 部を除いた部分を単結晶もしくは多結晶化する工程とを 有する半導序装置の作製方法。

【請求項7】請求項6において第1のレーザー光もしく は同等な強光は業外線であり、第2のレーザー光もしく は同等な強光は可視光線もしくは赤外線であることを特 後レナム半連体等層の作製方法。

### 【発明の詳細な説明】

### [0001]

【産業上の利用分野】本発明は神顕型電界効果半導体装置、いわゆるTFTの構造および作製方法に関する。TFTは、高集積化半導体装置(超LSI)や液晶ディスプレイ駆動装置等に用いられる。

#### [0002]

【従来の技術】TFTはこれまで様々な構造のものや作 製方法が提案されてきた。その基本構造を図1に示す。 これはコプラナー型と言われるもので、絶縁性の基板1 01の上に半導体層102が設けられる。TFTの動作 20 が高速性を要求される場合には単結晶半導体もしくは多 結晶半導体が用いられる。通常の絶縁ゲイト型半導体装 置と同様に不純物をドープして導電性を高めたソース領 城103とドレイン領域104がゲイト電極106をマ スクとして、いわゆるセルフアライン方式によって形成 され、該ソース領域とドレイン領域の間にチャネル形成 領域105が形成される。そして、素子全体を覆って層 間絶縁膜107が形成され、ソースおよびドレイン領域 に電極形成用の穴が開けられ、ソース電極108、ドレ イン電極109が形成される。一般にソース領域および 30 ドレイン領域の深さは、半導体層102の厚さと同じ か、それ以下というのが通常で、特にゲイト絶縁膜近傍 の半導体層と絶縁基板近傍の半導体層とでは特に結晶性 が異なるように設計されることは特になかった。

[0003] 一般にTFTは結晶性のよくない単結晶也 しくは多結晶半導体層をチャネル形成領域を含む半導体 領域に使用し、図1に示される通常の構造のTFTで は、半導体層102には、火陥が多く、そのためこれら の欠陥に超因する動作不良が多く発生する。その典型的 な現象としてはスローリーン現象が挙げられる。

【000.4】これは本来ならば、図3 (B) に示されるように、チャネルの形成されるはずのないゲイト電圧条件下、すなかち、しきい値電圧 (Vth) 以下の条件のもとでも図3 (A) のようにドレイン電流(Id) とゲイト電圧 (Vg) との関係がなだらかな曲線を描いてしまうことである。このとき、すなわち、ゲイ 電圧がVth以下の場合でもソース、ドレイン間に電流が流れ、実質的にゲイト電圧にのドレイン電流を制御することが不能となる。このときVth以下のゲイト電圧で目核に流れる電流をパンチスルー電流という。

[0005] このパンチスルー電流はチャネル表面より もかなり深い通路に沿ってソース、ドレイン固を流れて いる。したがって、この通路の抵抗を上げてやればパン チスルー電波を抑制することができる。しかしながら、 そのような構造を有する実施可能なTFTは、これまで 提案されていなかった。

## [0006]

【発明の解決する課題】本発明は上記に示す如きスロー リーク等の問題点のないようにTFTの構造を改良する 10 こと、およびその作製方法を示すことを目的とする。

### [0007]

【課題を解決しようとする手段】本発明によるTFTで図とにその基本的な構造が示される。TFTの主要な構造は定案のものとほぼ同じであるが、従来のTFTが一様に単結悪化あるいは多結患化した半導体層102を用いていたのに対し、本発明では図とに示すように、半導体層202の結晶化度を場所によって異ならせる。すなわち、A-A'-B-B'-C-C'で示される関域より上の領域をキャリャー移動度の大きい、結晶性のよい単結晶あるいは多結晶性の手導体とし、その他の部分をそれよりも比較的移動度の小さい非結晶をあるいはマイクロクリスタル、あるいはマイクロクリスタル、あるいはアモルファス、あるいはアモルファスと呼ばれるような半導体材料で構成す

【0008】しかも、この標準において注目すべきことは、チャネル形成領域となりうる比較的浅い領域を選択的に結晶化させたことであり、この結果、スローリーク 現象は著しく改善されうる。なぜならば、スローリーク 現象のもととなるパンテスルー電流はゲイト発熱膜より 微い部分を批れるのであるが、図2で示される構造であるがは抵抗の高い材料で構成されているため深い部分のスローリーク電流は極めて少なく、相対的にチャネル形成領域で制御できる電流が多くなるからである。このようにして、図3 (B) で示されるような特性のTF 下を得ることができる。

【0010】したがって、例えば、ソース、ドレインおよびチャネル形成領域を実質的に単結晶の材料で構成し、その他の領域をそれより移動度の小さな、報答が10~100mの多結晶の材料で構成することも可能である。また、ソース、ドレインおよびチャネル形成領域を軽軽1~10mmのマイクロクリスタルしくはセミアモルファス材料で構成し、その他の領域をそれより移動度の小さなアモルファス材料で構成することも可能である。

【0011】本発明の目的とする構造を有するTFTは、例えば以下のようにして作製される。まず、従来のように、基板401上に半導体の核膜402が選択的に形成される。この半導体被膜402は、後にソース、ドレインおよびチャネル形成領域以外の領域の半導体材料となるため、後に形成されるソース、ドレインおよびチャネル形成領域とれるソース、ドレインおよびチャネル形成領域よりも移動度の小さな材料で構成される必要がある。こうして図4(A)を得る。

【0012】 次に、例えばレーザーアニールやフラッシュランプアニール等の方法によって半導体被膜402の表面近衡を多結晶化あるいは単結晶化させ、移動度の大20きな領域402 aを形成する。こうして図4(B)を得ス

【0013】さらに、ゲイト絶縁順となりうる薄い絶縁 腰を半導体層の表面に形成し、その上にアルミニウム、 モリブテン、タングステン学の金属もしくは主葉、ゲル マニウム、ガリウムヒソ等の半導体材料、あるいはそれ らの多層視層動もしくはそれらの合金によってゲイト電 程406を形成する。こうして作製されたゲイト電板 は、後のイオン注入あるいはアニールの工程によってダ メージを受ける可能性があるため、必要によってその上 にレジスト等の保護膜を形成する。こうして図4(C) を得る。

【0014】そして、例えばイオン性入法によって、グイト電極をマスクとして、自己整合的に、半準体層 40 2 a およびその下地の半導体領域に不純物イオンを注入し、後にツース領域およびドレイン領域となるべき不純物領域 403と40を形成する。不純物イオンの注入工程によって、多くの場合、グイト電極の下以外の半導体領域 402 a は非結晶化し、再び、移動反のさな状態となっている。こうして、図4(D)を得る。

【0015] 次に、例えばレーザーアニールやフラッシュランプアニール等の方法によって半導体管402a およびその下の半導体管402をゲイト電板をマスクとして単結晶化あるいは多結晶化させ、移動度の大きな領域402bを作数する。このとき、最初の結晶化工程によって得られる移動度の大きな領域402aよりも、今回の結晶化工程によって得られる移動度の大きな領域402bの方おより減くまて形成されることが必要である。しかしながら、イオン社入等によって社入された不純物イメンの分布不移動度の大きな学専体部分の分布の50

位置関係について何ら制約はなく、不純物イオンが図4 のように、結晶化し、移動度が大きくなった部分よりも 後い位置に存在しても、また、その逆であっても構わな い、こうして、図4(E)が得られる。

[0016] 最後に従来と同様に層間絶縁膜407とソース電極408およびドレイン電板409を形成して、TFTが作製される。こうして、図4(F)が得られ

[0017] 以上の作製方法では、2段階のアニール方法に注意しなければならない。上述のように、アニール によって移動をの大きな領域を2模類作数するために、アニールの時間を変えることやレーザーアニールの場合にはレーザー光の波長を変えること、もしくはレーザーバルスの幅を変えることが必要となる。アニールの方法も、通常の熱アニールでは、結晶成長が等方的に進行し、実質的に戻さ方向の制御が不可能であるため望ましくない。しかしながら、ラビッド・サーマル・アニール (RTA) 法は、用いることができる。

【0018】レーザーアニールの場合、用いられるレーザーの種類としては、エキシマーレーザー、YAGレーザーの種類としては、エキシマーレーザー、YAGレーデーを対しては、1回目のレーザーアニールでは建築等の半導体材料に対する投収長が短いエキシマーレーザー光を用いて、表面から5~100 nmの比較的扱い領域の結晶化を行い、2回目のレーザーアニールでは半導体材料に対する吸収長が比較的長いYAGレーザー光を用い、表面から50~1000 nmの比較的深い部分まで結晶化をおこなうという方法によって、本発明の要求する形状を有する移動度の大きな半導体の領域を作製することができる。

【0019】
【実施例】 (実施例1】本発明の実施例を図5に示す。
グロ一放電プラズマCVD法によって、石英基板501
上に水業化アモルファス珪業被膜を形成し、これを選択
的に除去して、厚さ100~1000 nm、例えば20
nmの半導体被腰502を得た。成態においては該半 導体被膜中の酸素原子の数は、1立方cmあたり10の
19乗個以下、望ましくは10の17乗個以下にした。
たれは、後のレーザーアニールの工程に払いて、多結乱
建業の粒界に酸業原子が折出して移動度の低下をまねく
ことを避けるためである。さらに、この被膜にホウソイ
オンを1平方cmあたり10の10乗働から10の11
乗働注入した。こうして図5(A)を得た。

【0020】さらに、半導体拡張502の表面にグロー 放電プラズマCVD法もしくは光CVD法によって、厚 を10~100nm、例えば50nmの際化理素被 しくは遠化珪素510を形成した。そして、それらを1 0の-6乗torr以下に轉成された高真空テャンパー 中に置き、1パルスあたりのエネルギー窓底が10~5 00mJ/平方cm、例えば10mJ/平方cmのK r Fエキシマーレーザー(被長248 nm. バルス幅10 nm) 光を照射して結晶化させ、多結晶隔502 aを得た。このときの結晶化の課金は約30 nmであり、結晶の粒径は10~50 nmの多結晶であった。また、この領域は先に注入したホウシイオンの存在によって p型 半導体となったものと考えられた。さらに、同じ方法で作製したこの半導体の移動度としては、ホール移動度で10~30 cm2 / V・sec、電子移動度では20~500 cm2 / V・sec、都行られた。こうして図5(B) を得た。

【0022】 次に、イオン注入法によって、リンイオンを1平方cmあたり10の15乗闘から10の17乗闘 注入した。しかしながら、レジストとゲイト電極の存在によって、ゲイト電極の下部のテャネル形成領域にはイオンは注入されない。こうして、図5(D)に示されるごとく、ソース(となるべき領域)503とドレイン(となるべき領域)504、およびチャネル形成領域505番次た。

【0023】 さらに、これにパワー密度 1~1000 k W/平方 c m、例えば 20 k W/平方 c m の連級発援アルゴンイオンレーザーによってレーザーアニールをおこない、ゲイト電極をマスクとしてゾース領域およびドレイン領域を含む領域502 bを参結晶化せしめた。このときの個域502の深さはレーザーのパルスの数および出 40 かによって少し変化させることが可能であった。また、このときのレーザーアニールによって残していたレジストの多くは蒸発してしまったが、そのために下地のゲイト電極には大きな影響はなかった。こうして、図5

【0024】最後にグロー放電プラズマCVD 造場の成 電極 616は n型半導体開始 603の真上にあり、グ 販方法を用いて、厚さ0.5~3μm、例えば1μmの 酸化珪素被膜507を形成し、これに穴を形成し、さら に、アルミニウム被膜を避除的に形成してソースおよび ドレイン電極 508、509を形成した。こうして図5 50 同時に同じ材料で形成することも可能である。すなわ

(F) を得た。 【0025】本実施例ではアルミ・ゲイト・セルフアラ インタイプMOSFETが得られたが、ゲイト電極を減 圧CVD法によって得られる多結晶珪素にすることによ ってシリコンゲイト・セルフアラインタイプMOSFE Tが得られる。また、本実施例でのアルミニウムのかわ りにアルミニウムと珪素の合金や、モリブテン、タング ステンの金属、あるいはそれらを含む合金を用いても同 様な構造の案子を得ることができる。特に、本実施例で 10 示した方法で、ゲイト絶縁膜形成に熱酸化法を用いない 方法であれば、そのプロセス最高温度は300度C以下 であり、さらに150度C以下の低温化も可能なため、 耐熱性のない液晶材料や他の有機機能性材料との組合せ が極めて容易となる。また、ゲイト絶縁膜形成に熱酸化 法を用いたとしても、それ以後のプロセス最高温度は3 O O 度 C 以下に抑えられるから、実施例に示したように アルミニウム・ゲイト電極を形成することも可能であ る。したがって、他の部分の配線に使用するアルミニウ

【0026】 (実施例2) 図6にしたがって、本発明に よるTFTとモノリシック半導体集積回路とを組み合わ せた例を示す。図6(A)は、p型単結晶珪素601上 のフィールド絶縁物607に囲まれた領域に形成された 2つの絶縁ゲイト型電界効果トランジスタ(FET)を 示し、602~604は1型の半導体領域であり、ソー スもしくはドレイン領域として機能する。さらに、60 5と606は多結晶珪素からなるゲイト電機である。

ム被膜の一部を使用してゲイト電極とすることも可能で

【0027】図6(B)は、図6(A)で示される半導体装置の上に層間絶縁膜608を平坦に形成し、さらにその上に本発明による下了を形成し、電好効果トランジスタ間の配線をおこなったものを示す。すなわち、図において609はn型の半導体層であり、610~61と12株半様体循域であり、これはソースもしくドレインとして機能する。さらに613と614はチャネル循域であり、その上にはゲイト管権615と615と6165形成されている

【0028】 

収益を表している。

「日本のでは、

「日本のでは、
「日本のでは、

「日本のでは、

「日本のでは、

「日本のでは、

「日本のでは、
「日本のでは、

「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本のでは、
「日本の

ち、実施例1の方法を用いれば容易におこなえる。
[0029] 図6 (C) は、図6 (B) で示される半導 体装置の回路的を示す。この回路はいから充全CMO S型SRAMで配饱素子部分に用いられる回路である。 本実施例では、FETにはNMOS、TFTにはPMO Sを用いたが、TFTではホール移動度を大きくすることは難しいので、実施例とは逆にFETにはPMOS、 TFTにはNMOSを用いることによって、双方の移動 度を平均させることによって装置の物性を向上させても よい。

#### [0030]

【発明の効果】本発明によって、スローリークの問題を 解決した信頼性の高いTFTを量産することが可能とな った。本発明の実施例では、珪素を半導体材料として用 いた場合について述べたが、ガリウムヒソやガリウムリ ン、シリコンゲルマニウム合金等の化合物半導体あるい はゲルマニウム単体を用いてもよい。さらに、実施例2 で指摘したように、本発明によるTFTを単結晶半導体 基板上に形成された、いわゆるモノリシック半導体集積 回路とを組み合わせて、3次元集積回路を作製すること も可能である。特にモノリシック半導体集積回路との組 合せにおいては、高移動度半導体とともに、スローリー ク等が発生しないTFTが要求される。本発明によるT FTはスローリークは極めて抑制され、しきい値電圧で の電流の立ち上がりの優れたものであるため、この目的 にかなっている。さらに、その中でもSRAM素子とし てこれを利用せんとすれば、消費電力を減らすためにゲ

イト電極に電圧がかかっていない、もしくは逆の電圧が かかっているときのドレイン電流が著しく小さいものが 要求されるが、本発明のTFTは特にこの目的には適し ている。

10

#### 【図面の簡単な説明】

【図1】従来の例を示す。

【図2】本発明の1例を示す。

【図3】本発明の構成によって得られるゲイト電圧とドレイン電流の関係(B) および従来の構成において得ら 10 れるゲイト電圧とドレイン電流の関係(A)を示したも のである。

【図4】本発明の構成を作製するための例を示したもの である。

【図5】本発明の実施例の構成を示す。

【図6】本発明と従来の半導体集積回路を組み合わせた 例を示す。

### 【符号の説明】

101・・・基板

102・・・半導体被膜

103・・・ソース領域


104・・・ドレイン領域


105・・・チャネル形成領域


106・・・ゲイト電極 107・・・層間絶縁膜


108・・・ソース電極

109・・・ドレイン電極









フロントページの続き

(51) Int. Cl. 6

鐵別記号 庁

9056-4M

FΙ

HO 1 L 29/78

技術表示箇別